母日本国特許疗(JP)

10 特許出頭公開

母 公 開 特 許 公 報 (A)

昭63-239676

⊕int,CI,4.

投別記号

庁内整理番号

母公舅 昭和63年(1988)10月5日

G 11 C 11/34

362

G-8522-5B

春査請求 未請求 発明の数 1 (全14頁)

**9**発明の名称 半導体記憶装置

⊕特 顕 昭62-71428

母出 頭 昭62(1987) 3月27日

**砂熱 頻 者** 山 口

笠 紀

東京都青梅市今井2326番地 株式会社日立製作所デバイス

発発センタ内

⑥出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

B代 理 人 弁理士 小川 醇男 外1:4

\*

半年件記憶就是

1.特許提求の展開

1. ノモリアレイを認識する複数のデータ株を会してパラレルに出力される複数の基本出しデータを受け外部から供給されるタロック信号に従ってシリアルに出力する底並列支援関係と、上記板整列支援関係のシリアル出力動作を開露するタイミングが必要から供給される組織制能信号によって組動されてから上記シリアル出力動作を開始するまでの上記タロック信号のティタル放生性定することによって任意に設定しうるものであることを特徴とする手序体記位整数。

2. 上記タイミング制御書称は、上記品機能部位 号に同窓して外部から映象される上記サイタル教 を取り込み上記タロッタ信号に使ってカウントグ ウンナるカウンタ宣称と、上記カウンタ画路の出 力体を4444に、1482では2012による444に シリアル由力操作を行うための内部タロックは手を形成するタイミング発生開発を含むものであることを特徴とする特許研究の延迟が1項記載の単位は現代研究。

3. 上記半年体記性報管はテュアル・ボート・メ やすであり、上記サイタル後はランダム・アタセ ス・ボート層の複数のデータ人力値子を介して染 給されるものであることを特徴とする特許技术の 機関係1項では毎1項では毎1項での基準体を付款を

1. 我是《乔维尔斯集

(建設上の利用分類)

この発明は、単等体配は装置に関するもので、 何えば、ランダム人出力機能とシリアル人出力機 能をあわせ持つ製体処理足のデュアル・ボート・ メモリに利用して特に有効な技術に関するもので ある。

(健康の技術)

文字ももいは哲学等をCRT(放在被害)の管理上に表示させるための管体及フレームバップァ メモリについては、例えば日祖マグロクトル社会

-577-

HXR178236

行の1 1 8 4年1月 2 4日付 7日紙エレクトロュ クス』の1 4 3 英~ 2 6 4 英に記載されている。

上記に記載されるデュアル・ボート・メモリには、記憶データを1ピット又は放ビット単位で入出力するためのランダム・アクセス・ボートと、記憶データをメモリアレイのフード被単位でシリアルに入出力するためのシリアル・アクセス・ボートが扱けられる。

## (発質が経決しようとする問題点)

このようなデュアル・ボート・メモリには、第 イ面に来すように、外部から供給される制御信号 として、ロウアドレスストローブ信号で入る。カ ラムアドレスストローブ信号で入る及びライトイ ネーブル信号で区の収かに、例えばデータ機造制 報信号 D 下ノの区。シリアル出力制御信号 S O 区 及びシリアルタロック信号3 C が及けられる。デ エアル・ボート・メモリにおいて読み出しデータ のシリアル点力動作が行われる読み出しデータ最 途号ードは、ロウアドレスストローブ信号で入る がヘイレベルからロウレベルに変化された時点で、

オラムアドレスストローブは手で入る及びライト イネーブル信号甘言ポハイレベルであり、テータ 伝送製御は午5千/5gポロウレベルであること によって強調される。このとき、ロウアアレスス トロープは号京人3の立ち下がりに問席して読み 出しを行うワード後のアドレス人とが外部値子人 リー人!に供給され、選択されたワード並に結合 されるノモリセルからの彼る出しは号が対応する データ紙に独立される。また、ロウアドレススト ローブ信号及入るに中中選れてヨクレベルとされ るオラムアアレスストローブは千で人子の立ち下 がりに突縮してシサアル出力する先輩オラムアド レス人Yが外部属子人も一人しに供給される。モ の後テータ伝送製物は今五千/0至ポハイレベル に貫きれることによって、各データ紙にパテレル に出力された残る出しデータをシリアル・アクセ ス・ボートのデータングスタに登逸するためのタ イミングは号をいが形成されるとともに、シリア ・ルクロックは号:Cに同葉して多点されるタイ & ング信号チェに使ってテータレジスタに転送され

た終しいシリアルテータ((AX・AY)意味の テータ)の出力動作が開始される。

データを送明部位号 17./018を一旦ロッレベ かとした後、ハイレベルに貫してシリアル出力量 作を開始させるテイミングは、このデュアル・ボ ート・メモリを収益する外部のメモリ制御協能に 致けられ水平面景位置を計数するためのカウンク 写真の出力はラモモニターすることによって質量 される。 ナなわち、 デュアル・ボート・メモリの 17ードはに結合されるメモリセルの集み出しず ークの内力が終わりに起すいた中点でデュアル・ ポート・メモリの不起動が行われ、新しいワード 性のメモリセルの調子費しデータが対応するデー **り能に出力される。その後、メモリ製在首部のオ** ウンク智等の計数値が教習選択されたワード核に 符合されるメモリセルからの集み出しデータのシ リアル出力操作の京尾を示す値となり、シリアル タワック信号&Cがミウレベルとなる可能を重計 キャで、データを連載をは40千/01がハイレ ベルに貫きれ、気しく湿臭されたワード値に始合

されるメマリセルからの終る出しデータがデータ レグスタに侵退され、シリアル出力動作が開始される。これにより、CRTのアットレートに開始 したリアルタイムなデータ保証が行われる。

しかしながら、ディスプレイ技能が重要し、実 福息のCまでが製造されることによって、表示ゲ ータポシリアル協力されるアットレートが高速化 してまたため。データ製造製御館を五丁子/6章を シリアルタロッタ信号 B Cに同意して立ち上げる ことが観覚となってきた。すなわち、データを送 製製信号0寸/000モハイレベルに質すタイミン がは、食道のように、ノモリ製御馬路のカウンタ 戦争の自力はラモモニターすることで決定される。 したがって、シリアルタロッタ信号SCによって カウンタ国路が参議する選延等間とその出力信号 モデコードしてモニターする選延券回が、シリア ルタロッタ信号SCO無理に比較して担分的に大 きくなると、データ経路製御は号DTノOBをシ サアルタロック信号 S Cに開発して立ち上げるこ とが開発となるものである。このため、第4個に

点はで来すように、データ伝送製物信号DT/で 它とシリアルクヨック信号3 Cとの時間関係が無 会でまず、特にデータ伝送制御信号DT/できの 立ち上がりがシリアルクロック信号3 Cの立ち上 がりに送れることによって、折しく選択されたワードはに結合されるよそりセルからの試み出しデ ータモデータレジスタに転送するためのタイマン が信号がはが短くなる。これにより、シリアルデ ータ伝送動作が不受定なものとなり、表示関係が まれてしまう辞集となる。

この交別の目的は、シリアルデータ伝送路作の 実定化を関ったデュアル・ボート・メモリ等の単 単体記憶送量を延供することにある。

この発表の数記ならびにその他の目的と無点な 特徴は、この製物等の記述かよび設計医療から表 らかになるであろう。

#### (四国連を駆決するための子歌)

本語において背景される実施例のうち代表的な ものの概要を首単に成果すれば、下記の通りであ る。 すなわち、 デュアル・ボート・メモリのデー

無収置券の製造技術によって、特に制限されない が、単独品シリコンのような1個の事等体等級上 にかいて事成される。

この実施例のデュアル・ポート・メモリには、 4ピット単位でアクセスされダイナミック型R人 Mを基本構成とするラングム・アクセス・ボート と、ワード独単位で記憶データのシリアル入出力 を行うシリアル・アクセス・ポートが続けられる。 <sup>T</sup>これにより、デュアル・ポート・メモテは、一選 ロシリアル入出力量作を行いながも同時にラング ム・アクセス・ボートのアクセスを行うことを写 他にしている。せた、特に制度されないが、ラン ゲム・アクセス・ボートに含まれるラングム入出 カ威勢RIOにはテスク技術等を行うための論型 技算書類が受けられ、この絵画技算書籍を制御す るための複雑制御産路とでが扱けられる。油理決 水田田には独選を中部開助等の手間の表示である。 月まされ、どの数算を行うかは製御信号の特定の 組み合わせにおいてアドレス信号関外部総子人の 一人1を介して入力される彼年コードによって背

タ製造等において、減み出しデータのデータレジスタへの転送操作を開始するタイミングをデータ 低速ナイタル起動体を認動作を開始するまでの関のタロッタ信号のナイタル散を指定することによって任意に改定できるようにするものである。

#### (作 用)

上記手数によれば、デュアル・ボート・メモリのデータ伝送動作を運動する呼点においてメモリ 別位置路のカウンタ画路の計象位に使って伝送動作を開始するクロック信号位置を任意に指定する ことができ、またデュアル・ボート・メモリ内に 数けられるカウントグウン月のカウンタ製路によ カタロック信号に同類した促送動作を行うことが できるため、表示データの伝送動作の決定化を留ったデュアル・ボート・メモリ等の事等体記憶鏡 配を実践であるものである。

#### (実施例)

第2型には、この発表が運用されたデュアル・ ポート・メモリの一変集例のプロック語が示され ている。 同盟の会議等プロックは、公知の半年体

#### 食される。

レリアル・アクセス・ボートには、レリアル人 出力開発3【Oが扱けられ、温書4つのシリアル 入型力線子3【O1~3【O4を分して、4つの メモリアレイに対応する記述データが開時にシリ アルに人出力される。また、波第コードの特定の 組み合わせにおいて、4つのメモリアレイから出 力される波み出しデータをシリアル人出力場子3 【O1を分して交互に出力するいわゆる×1ピッ ト状点のメモリとして使用することもできる。

デュアル・ボート・メモリには、外部の観覚から、温水のダイナミック型ス人はで用いられるロウアドレスストローブ信号で入る。カラムアドレスストローブ信号で入る及びライトイホーブル信号WE等の新数信号の他、出力制御及びランダ人・アクセス・ボートとの間のデータを送到部に用いられるデータを送到部信号です。シリアル・アクセス・ボートの入出力切り換え到器にだいられるシリアル出力制能信号である。

いて同窓信号として足いられるシリアルタファタ 信号S Cが入力される。

この実施料のデムアル・ポート・メモリのラン グム・アクセス・ボートには、仲に制能されない が、くつのメモリアレイ以一人RY1~以一人R Y(が赴けられ、それぞれのメモリアレイに対応 してセンスアンプラ人ミーラ人も、オラムスイッ テCSWI~CSWIが放けられる。また、メモ タアレイM-ARY1~M-ARY4に典量に、 ランダム・アクセス・ボート尼カラムファレスデ コーグRCD及びロウアドレスデコーダミロが社 けられる。これものアドレスデコーダは、半年体 基底上のメモリアレイの記憶に応じて、複数強法 サられることもある。 第2回には、メモデアレイ **メー人RY1とその買辺直路が例示的に示されて** N.

事を置において、メモリアレイ以一人ま?1 は、 と、質問の水平方角に配置されるホナ1歳の何裕 データを及びこれらのワード故と格祉データはの

河間の豊産方向に記載されるニ+1本のフード権

ステコーダRDによるカード核の選択動作は、タ イミング質保証路下にかる供給されるツード拡送 沢タイリングはラチェに従って行われる。

ロウアドレスパッファ RADBは、アドレスャ ルチプレクテ人NXから供給されるロウアアレス は今を受け、被補内部アドレスは今<u>1</u>ェ 8 ~<u>1</u>g 1 を夢求して、ロウアドレステコーダRDに供給 する。この実施供のディナミック型RA以では、 -ロウアドレスを設定するための文アドレス信号人 ×リー人×ミとオラムアドレスを指定するための アアドレス信号人Y0~AYL比、同一の外部は テ人を一人しを介して可分割されて供給されるい わゆるアドレスマルチプレタス方式を扱っている。 したがって、外部から製御信号として供給される ロウアドレスストローブ信号及人事の立ち下がり に同難してメアドレスは与人メリー人メリが、ま たオラムアドシスストローブは中で人名の立ち下 がりに同葉してYアドレス信号AY6~AYLが それぞれ外部菓子人ま~人しに供給される。さら に、この実施例のダイナミック型RAMには、ノ

交点に記載される(m + 1) × (a + 1) 組の/ マリセルにより保護される。

ノマリアレイMー人RY1を構成するダイナミ フク型メモリセルは、近荷管収定キャパシテとア アレス運択常MOSFETによりほ皮される。同 一の行に記載されるミナ1個のメモリセルのアド レス運鉄荒MOSPBTのゲートは、対応するフ ードはたは含される。各ワード味は、からにロウ アドレステコーダスコに始合され、スアドレス健 テAX8~AXIに投定される一本のツード端が 選択・推定される。

ロウアドレスデコーダRDは、ロウアドレスパ フファRADBから供給される框接片部フドレス 位于上エリー上エリ(ここで、何えば外部から供 始まれるスプドレス信号人又0と同様の方部アド レス信号のエリと遺標の方部アアレス信号のエリ そるわせて相撲方数アドレス信号上ェリのように 表す。以下同じ)をデコードし、Xアドレス信号 A×りゃA×しに背定される一本のワード航台道 択し、ハイレベルの選択状態とする。ロウアアレ

キリセルの記憶データを所定の舞刀内に抜み出し ・不容言込みするための言葉サフレッシュモード が及せられ、この意動チフレッシュモードにせい てリフレッシュすべきワード航を指定するための リフレッシュアドレスカウングスまとにが扱ける At.

アドレスマルチプレタナ人以とは、タイミング 新部国路TCから供給されるタイミング信号 fre 『に従って、外部組子人を一人』を介して供給さ れるメアドレス信号人メミー人又ミとリフレッシ ムアドレスオウンタスストにかる供給されるサフ レッシュアドレスは号もエリーもエリモ重択し、 ヨウアドレスは号としてロウアドレスパッフッス 人口8に伝達する。すなわち、タイリング世号も rel がロウレベルとされる道容のメモラアタセス モードにおいて、外部菓子人も一人!モナルで外 節の装置から供給されるメファレス信号人メミー A×1を選択し、タイミングは昔eret がハイレ べんとされる意動リフレッシュサードにおいて、 リフレッシュアドレスカウンタREFCから出力

特問昭63-239676(5)

··. .\_.\_

されるリフレッシュアドレス信号 c x 0 ー c x l を選択する。 ·

前述のように、Xアドレスは与人X 0 一人X 1 はロウアドレスストローブ信号で入るの立ち下が うに同類して外部級子人 0 ~人 1 に供給されるた め、ロウアドレスペッファR人 D Bによるロウア ドレスは号の取り込みは、タイミング制復選集了 Cにおいてロウアドレスストローブは号で入るの 立ち下がりを検出して那点されるタイミング信号 Jarに使って行われる。

一方、ノモリアレイM-人RY1の四一の共に 配配されるノモリセルのアドレス選択用MOSP とてのドレインは、対応する相様データ地に迫合 される。ノモリアレイM-人RY1の各相様デー タ地は、モの一方において、カラムスイッチCS W1の対応するスイッチMOSPETに総合され、 さらに選択的に相談共選データ地CD1 及び反応 保予法データ地の非反義信号法CD1及び反応 保予はCD1をあわせて相談共選データ地CD0 のようにます。以下同じ)に接続される。

カラムでドレスパッファCADBは、タイミング制御服務TCにおいてカラムアドレスストロープはサで入るの立ちでおうを検出して多慮される 対応するはサチacに従って、外部体子人の一人に そ介して供給されるソフドレスはサムYの一人Y しそ入力し、保存するとともに、相相内部アドレスはサムフローニアに参考してランダム・アク セス・ボートドカラムアドレスデューダスCDに 供給する。

ノヤリアレイは一人RYLの各種様が一夕他は、 その体力において、センスアンプSA1の対応す る単位国際に対合され、さらにシリアル・アクセ ス・ポートのデータレジスクDRLの対応する単 位置時に対合される。

センスアンプ S A 1 の名単位置第は、交換接続 される二つの C M O S インパータ開発からなるチャチをその基本構成とする。これらのセンスアン ア単位開発は、タイミング開製国際でCから供給 されるタイミングはラッ38によって最存状態とさ れ、各メモリセルから対応する相様データ後に出 カラムスイッチCSW1は、それぞれ対応する 相様データはに対合される。・1対のスイッチが OSFBTによって根原される。これらのスイッ チ以OSFBTの信方の紹子は、相接典選データ 級を認成する序度伝信号はCD1又は反伝信号は CD1に典選に総合される。これにより、カラム スイッチCSW1はエ+1組の相様データと典選 相様データはCD1とを理解的に接続させる。カ ラムスイッチCSW1を確成する各対の二つのス イッチMOSFBTのゲートはそれぞれ典選接 され、ランダム・アクセス・ボート用カラムアド レスデコーダRCDによって形成されるデータは 選択信号がそれぞれ供給される。

ランダム・アクセス・ボート見おラムアドレス アコーダRCDは、カラムアドレスパッファC人 DBから供給される相様内部アドレス信号上すり 〜上すしをデコードし、タイミング製細屋助すこ から供給されるデータ被選択タイミング信号+リア に従って、上記データ被選択信号を形成し、カラー ムスイッチCSWI~CSW4に保給する。

力される戦小銃み出し世号を増幅し、ハイ レベル ノロウレベルの3位は号とする。

Yアドレスはラ人Y9〜AY1に投定される相様データはが選択的に競技される相様決選データ 被CDIは、ランダム・アクセス・ボート 挿入出力質時RIOに移合される。このランダム・アク セス・ボート 挿入出力質時RIOには、メモリア レイ以 ― ARY2〜以 ― ARY4に対応して及けられる相様会議データ独立D3〜CD4が同様に は合される。

ランダム人出力製造を10は、デュアル・ボート・メモリのランダム・アクセス・ボートをを込み動作モードにおいて、タイミング製造製造するから供給されるタイミング信号がPMによって動作状態とされ、入出力値子101~104を介して、外部の製配から供給されるをを込みデータを相様を含込み信号とし、相様共議データ検点の1~点のくに表達する。また、デュアル・ボート・メモリのランダム・アクセス・ボート読み出し動作モードにおいて、タイミング製作業等でこかを供給

されるタイ(ング保号・FFによって操作状態とされ、相相共選データ被CDI〜CDIを大して役 遠されるメモリセルの読み出し2個信号をさらに 地値し、入出力結子IOI〜IO4から発出する。 さらに、このラング人人出力調算RIOには、仲 に制度されないが、リード・モディファイ・ライ ト級施を用いて、メモリセルから読み出したデー タと入力データとの間で従々の演算を行い再度書 き込むための論理技事国際が設けられる。この論 環境解析的には、ラスタ演算等の処理を行うため の各種の演算を一下が異常される。

位置次本面等の次字や下は、複数質信息等下 Cによって設定される。複数制御置路下では、外 手橋子人の一人を老力して供給される次字コード を保持するためのレジスタと、その数字コードを デコードし結理次字面等の技術や一下を選択・数 定するためのデコーダを含む。波字コードは、カ ラムアドレスストローブ信号で入るがロウアドレ スストローブ信号を入るに完立ってロウレベルと され、同時にライトイネーブル信号を基がロウレ

一方、この実施別のデュアル・ボート・メモリのレリアル・アクセス・ボートは、各メモリアレイの招補データ値に対応して扱けられるホー1 ピットのデータレジスタDR1~DR4と、データセレクタDSL1~DSL4及びこれものもつのデータレジスタとデータセレクタに共通に設けられるボインタアドア、シリアル・アクセス・ボートだオラムアドレスデコーデSCD及びシリアル・人出力回路を10によって技術される。なか、ボイングアドア及びシリアル・アクセス・ボートだオラムアドレスデコーデSCDは、平洋体施匠上におけるメモリアレイの記憶の関係で複数値設けられることもある。

データレジスタロR1は、メモリアレイビーARY1の各種様データ後に対応して数けられるデータラッチ用のエト1個のフリップフロップを含む。これものフリップフロップの入出力ノードと対応する相様データ後の序反役信号総及び反殺信号後の間には、データ発達用のスイッチMOSPBTがそれぞれ致けられ、そのゲートにはタイと

べんとされる紅み合わせにおいて、外部値子A6 一人3を介してデュアル・ボート・メモリに供給 される。また、技算コードの特定の組み合わせは、 快速するシリアル人出力管路510の出力をいわ ゆる×1ビット保護とするための内部制御信号: まとして深いられる。

データ人出力は外部値子!の1~104には、 快速するように、デュアル・ポート・プラマのシ サアル仮や出し動作モードにおいて、成価後シリ アル出力操作モ間始するまでの間のシリアルタロ ッタ信号3Cのサイタル放が入力される。これに よう、この実施側のデュアル・ポート・ジモリは、 起動後シリアル出力動作モ関始するタイミングを 任意に放定することができ、資道ドットレートに 対応して短い問題とされるシリアルタロック信号 3Cに交変して関節化されたシリアル出力動作モ 行うことができる。データ人出力用外部値子 10 1~104に入力されるテイタル放は、内部信号 1~1~104として、タイミング質質問路TC に送られる。

ング制御智勢TCからデータ位送用のタイミング 信号がはが決論される。

データレジスタDR1の色ピットは、さらにデベタセレタクDSL1の対応するスイッチMOS PETに結合される。データセレタタDSL1は、 上述のカラムスイッチCSW1と関連な構成とされ、データレジスタDR1の色ピットとシリアル 人出力用権協典選データ核立DS1を選択的に始 続する。データセレタタDSL1の色質のスイッ チMOSPETのゲートはそれぞれ共進接収され、 ポインタアNTからレジスタ運賃信号が原始される。

ポイングアドでは、シリアル・アクセス・ボート用オラムアドレスデコーダまCDによって指定されるシリアル論作関始ピットを保持するラッチ 議局 (ポイングラッチ) と、エナーピットのシフトレジスグ及びこれらの頭に抜けられるドチャンネルMOSアミでからなるスイッテ四路とにより構成される。シフトレジスグの最終ピットの出力様子フェはその発展ピットの人力様子には含まれ

る。また、これらのスイッチ以り3F8Tのゲートには、上記タイミングは号すd:が共進に供給される。ポインタFBTのシフトレジスタは、デュアル・ボート・メモリのシリアル入出力モードにおいて、タイミング制御職路TCから供給されるシフトクロッタ用タイミングは号するに使って、ループ次のシフト負作を行う。ポインタラッチ開路に保持された選択は号は、タイミングは号する。ポハイレベルとされることによって、シフトレジスタの切りを

ラムアドレスが指定される。シリアル・アクセス・ボート月 カラムアドレスデコーグSCDによってボインタアNTの指定されたビットに容含込まれた地理。1°の信号は、タイミング信号チェに従ってポインタアNT内をループ伏にシフトされる。この位置。1°の信号がシフトされることによって、データセレタタDSL1には「原次ハイレベルのレジスタ 近天信号が保持され、デーグレジスタDR1の合ビットが次々にシリアル入出力層権特殊データ様(CDS1に接続される。これにより、この実施例のデュアル・ボート・メモリは、記位データのシリアル入出力を任意のオラムアドレスから疑めずることができ、例えば関係メモリにおけるスタョール処理等を高速化することができる。

以上のことから、デュアル・ボート・メモリの シリアル製み出し動作モードにおいて、メモリア レイビー人RY1の=+1歳の推奨データ組から、 出力される。+1ピットの扱み出しデータは、タ イミングリセがハイレベルとされることによって

データレグスタDRLに取り込まれる。同時にポ インタアドででは、タイミング信号を48のハイン ベルによってはインクラッチに保持される重要性 キポシフトレグスタに複雑値として登録される。 読み出しデータは、ポインタアNTから吹々に走 られるレジスタ選択信号に従って、シサアル人島 力海相接共選データ級CDS1モオレてシリアル 入出力無路SIOに達られる。一方、デュアル・ ボート・メセリロシリアルを自込み飛作サードに おいて、シリアル入出力値子ましてしかるシリア ル入出力自体310を余してシリアルに入力され る音を込みデータは、ポインタアNTから吹ゃに 送られるレジスタ選択信号に従って、データレジ スタロR1の対応するピットに収収入力される。 データレグスタDRIに保持された空を込みデー ナは、ナイミング ナルポハイレベルとされること によって、メモリアレイメー人RY1の選択され たツードはに給会されるエナ1回のメモザセルに 一斉に書き込まれる。

シリアル人出力冒路310は、シリアル人出力

角相接会送ゲータ絵<u>CDSL〜C</u>DSL及びシリ アル人自力値子3101~8106に対応して数 けるれるくつのメインアンアとデータ入力ペッフ ァ及びデータ出力パッファを含む。シリアル入出 力智能を10のデータ出力パッファは、デェアル ・ボート・メモリの読み出しデータを送モーアに おいて、タイミング製御器等すじから供給される タイミング信号チsrのハイレベルによって動作状 誰とされ、対応するシリアル人出力見相提会選デ ータ被CDS1~CDS4を余して出力され対応 ナるメインアンプによって増援される統令出しデ ータモ、シリアル人出力属子8101~3004 から外部の強敵に出力する。また、シリアル入出 力量第310のデータ入力パッファは、デニアル ・ポート・メモリのシリアルぞき込み集作モード において、タイリング製御器等すCから供給 され るタイミング位号 faxのハイレベルによって 飛作 **状態とされ、対応するシリアル人出力値子310** 1~5~0~老夫して外部の禁犯から供給される 書き込みデータを相雑書き込みは今とし、対応す

るシリアル人出力無相視会議データはCDSIへ CDSIに伝達する。シリアル人出力無路SIO の記憶データにおけるシリアル人出力操作は、タ イミング製御展路下でにおいて外部から供給されるシリアルタロック信号SCをもとに形成される タイミング信号をもに従って行われる。

この実施例のテェアル・ボート・ノキリでは、 選書シリアル人出力智島3『ロのシリアル出力は 号は、上記のようにくつのシリアル人出力は予3 『ロ1~3『ロ4を介してくピット両時に出力される。しかし、36に記憶事業の大きなシリアル メモリを実現したい場合、このデェアル・ボート・ノモリを、くつのメモリアレイ以ー人スマート・ノートのシリアル人出力は子を介してシリアルに出力するいわかるメリピット接換のよそでとして用いることができる。この場合、実質のように、ラングム入出力関島ま『ロの設理技术協覧の技术の一つが、シリアル出力をメリビットを減るとするため の方面製物は等。アとされる。シリアル入出力を 等310は、機能別数回路FCから供給される内 前別等は等。アポハイレベルになると、4種のレ リアル入出力用相ば会選データを立りまして丘り 34を会してそれぞれシリアルに出力される最本 出しデータを、シリアル入出力を終ま10万によって 対したるマルチブレタナによって収決。近 けられるマルチブレタナによって収決して外 が変数の関係すこから供給されるタイミング信号の をに使って行われるため、4つのシリアル入出力 能子3101~3104によって同時にくピット のシリアル出力が行われる場合の各入出力 データレートと同じデータレートとなる。

タイミング制数温度では、光振から製造信号として機能されるロウアドレスストロープ信号及入る。カラムアドレスストロープ信号で入る。ライトイネーブル信号でき、アータ経過製造信号でプラングでの表がシリアル出力製造信号できたよって、上記を従のタイミング信号を認定し、各種的

に供給する。また、外部から供給されるシリアル クロック信号SCによう、シリアル人協力動作を 同常化するためのタイミング信号4 c そが成し、 シリアル人出力部隊STOに供給する。

各可算はそが返当な組み合わせとされることで、 デュアル・ボート・メモリの動作セードが設定さ れる。例えば、まずロウアドレスストローブ選手 えんるがロクレベルとなり、続いてカラムアドレ・ - スストローブ信号で入るがロウレベルとなる時点 でライトイネーブル信号質をポハイレベルである と、通常のラングム・アクセス・ボートの腕を出 し動作セードとされる。ロウアドレスストローブ は子犬人をポロクレベルとなり、彼いてオラムア アレスストロープ世子で入るがロウレベルとなる ・甲点でライトイネーブル位号 東京がロクレベルで るる場合、豊富のランダム・アクセス・ボートの きゅ込み動作モードあるいは彼がきゅ込み動作モ ードとされる。 さるに、ロクアドレスストローブ ほうRASの立ち下がり時点でライトイネーブル は号マBがハイレベルでありデータ保証制御は号

DT/DTがロウレベルの名合、メモリアレイの 調本出しデータをデータレジスタDR1~DR4 に概念しいわゆるシリアル資本出しを行うための 調本出しデータを選セーアとされる。

救援のように、この実施例のデュアル・ボート ・メラリの飲み店しデータを送るーチでは、ロッ アドレスストローブ信号で入るのロクレベルへの 立ち下がりに何なして、データ人也力用外部電子 『ロし~『ロリに無単仏次のシリアル統み出しデ ータのデータ製造動作を開始するまでのシリアル チェック信号3Cのサイタル数が設定される。こ のため、タイミング制御智等TCには、データ人 出力能子IOI~IOIを全して入力されるティ クル敦を取り込み、シリアルクロック信号をこに 従ってオウントグウンするためのオウジタ軍等で TRが及けられる。各データはに出力された資子 出しデータは、タイミング製造運動でCのオウン ク質等CTRの計量はが!!\*となることによっ て声楽されるタイミングは与り心によってデータ レジスタDR1~DRIに昼迎され、まるにタイ

. . .

ミングは号々でに従ってシリアル入出力以降SI Oかもシリアル入出力級子SIOIーS!Oiを 分して外部に出力される。

次に、タイミング製御国路TCは、ロウアアレ スストローブは号及人子の立ち下がり時点でデー タを送貨を信号DTノOEとともにライトイネー プルは号型をがロウレベルでありかつシリアル人 出力製作はラスクをがハイレベルの場合は、テュ アル・ボート・メモリモシリアル答言込む動作や ードとし、シリアル入出力施子3101~310 4を介して供給されるシリアル書き込みデータが データレジスタDR1~DRIに入力される。ま た、ロウアアレスストローブ信号RASの立ちで かり呼点でデータを送供物はラDTノOTととも にライトイユーブルは子平はかロウレベルであり カつシリアル入出力製器信号 BOBがロウレベル の場合は、許多込みデータ転送サードとされ、祭 送売タイミングは今ゃれが夢点される。これによ カ、データレクスタDR1~DR4の促送層スイ ・ッチMOSPまTがナン状態とされて、上記シリ

アル書き込み操作モードによってデータレデスタ DRIーDRIにセットされた書き込みデータが メモリアレイの選択されたフードはに結合される エナリピットのメモリセルに一斉に入力される。 デュアル・ボート・メモリのシリアル・アクセス ・ボートを用いたシリアル書き込み操作は、上記 のシリアル書き込み操作モードモ実行した後、著 き込みデータを選せードを減み合わせて実行する ことによって、実現される。

一方、ロウアドレスストロープは号及人多の立ち下がりに発立って、オラムアドレスストロープは号で入るがハイレベルからロウレベルに変化される場合、いわゆるで入るピファア及人をリフレッシュモードとされる。また、ロウアドレスストロープは号を入るの立ち下がり時点でサイトイネーブルは号を置がロウレベルであると、彼家モード技定サイタルとされ、共都領子人リー人はモナレで供給される彼家コードが機能制御器馬下に対のレジスタに取り込まれる。

上記法がモード設定サイタルを除くを動作モー

ドにおいては、ロウアドレスストローブは号反不 了の立ち下がりに問題して、ワード被を推定する ためのメアドレスは号人又0 ー人又 1 が外部組子 人 0 ー人 1 に供給され、またオラムアドレスが必要な動作セードにおいては、オラムアドレスがトローブは号で入るの立ち下がりに問題して、相様 データ旅を推定するためのソフドレスは号人Y 0 ー人Y 1 が外部組子人 0 一人 1 に供給される。

一男!個には、第2回のデュアル・オート・ノキリにおけるティミング製御経路での一部の一貫 集員の自然型が示されている。

前途のように、この実施例のデュアル・ボート・メモリでは、データ人皮力足外部組予(Ol~ 【Olを介して、ロウアドレスストロープは号R ASがロウレベルとなりデュアル・ボート・メモリが認動されてから終る皮しデータのデータ転送 動作が開始されるまでのシリアルクロックは号を Cのナイクル数がを選集景により作定される。これらのナイクル数は、内容データ(ol~lol としてタイミング制製業等でのカウンタ環路に てえの対応するピットに供給される。

カウンタ音楽でするには、タイミング制御問題 すで内に及けられる他のタイミング発生態をから、 ログアドレスストローブは予算人事の立ち下がり に同窓してが成されるタイミングは今りcoが供給 される。また、同様のタイミングは今りcoが供給 でが成されるか進度のタイミングは今りcoが供給 される。

カケンタ製物でTRのモビットの反径出力信号で
で「~でもは、アンドゲート製物人の1の4.7の
入力組子にそれぞれ入力される。アンドゲート製物人の1の出力信号を118は、カウンタ製物で
TRの反告出力信号で「~でまがすべて抽風。8
・すなわちカウンタ製物でTRの計数値が。8
であるとさハイレベルとされる。

アンドゲート展路人Clの山力信号。1 F Oは ナンドゲート開路ド人Olの一方の入力値子に供 始されるとともに、インパーク開路ドコにより反 伝され、アンドゲート開路人Clの一方の入力値 子に供給される。ナンドゲート開路NAClの体

方の人力値子には、ロップドレスストローブは手 尺人ろのハイレベルからロクレベルへの立ち下が うにおいて、カラムアドレスストローブ位号で入 「多及びライトイネーブルは手製をポハイレベルと されかつデータを達到無信号DTノ05がロッレ ベルとされることでセットされる意思されないフ リップフロップの出力信号ミェニが、返罪な違廷 予念(例えば英数値のインパー点回路) Dを介し て供給される。つまり、このフリップフロップの 出力信号エヒニは、デュアル・ボート・メモリの 終み出しデータを達サイタルを推定するためのマ ード位号として思いられる。これにより、ナンド ゲート管路NAGIの出力信号は、アンドゲート 福島AG1の出力位号の188とモード位号のア ロボハイレベルである時にロウレベルとなる。ナ ンドゲート電路NAGLの出力は号は、一方におり いて、選挙な運送予定りによって運送されまるに インパーク質器NIによって反伝された後、ノア ゲート国路NGGIの一方の入力給子に入力され る。また、ナンドゲート智能NAG1の出力は号

は、他方において、その文文ノアゲート召覧NOGIの他方の人力様子に人力される。ノアゲート 習覧NOGIの出力信号は、タイミング信号をは としてポインタPNTに供給される。つまり、こ のタイミング信号をはは、モード信号をミニがハ イレベルとされるデニアル・ボート・メモリの被 み出しデータ転送モードにおいて、アンドゲート 記載AGIの出力信号をよこをがハイレベルとさ れるとき、所定の別類だけ一時的にハイレベルと されるものとなる。

ー方、アンドゲート開発人の3の他方の人力域 子には、インパータ製造NI及びN2を会してシ サアルタロッタ信号SCが供給される。これによ ラ、アンドゲート製造人の2の出力信号は、アン ドゲート製造人の1の出力信号は、アン ドゲート製造人の1の出力信号は、アン ベルでインパータ製造N2の出力信号がハイレベ ルナなわちカウンタ開発CT2の計数値が"8° でなく、シリアルタロッタ信号SCがハイレベル であるときに、ハイレベルとなる。つまり、アン ドゲート製造人の2の出力信号は、カウンタ製造

CTRの計数性が、6、に建するまでカウンタ数 第CTRをカウントグウンさせるための参議用タ イミング信号がいとなる。また、インパータ数略 N1及びN1を選ったシリアルタニック信号3C は、タイミング信号がよとなる。

ある智には、がく間のタイミング制御官路下で を含むテェアル・ボート・ノモリの扱み出しデー タを迅モードにおける動作を設置するための一実 「共何のタイミング観が乗されている。この話によ り、この実践例のデェアル・ボート・ノモリの表 み出し伝染モードの概要を展覧する。

第3個において、このデュアル・ポート・メモリは、ロウアドレスストロープ信号を入るがハイレベルからヨウレベルに変化されることによって活動される。このロウアドレスストロープ信号で入るの立ち下がりに発立って、カラムアドレスストロープ信号で入る及びライトイネーブル信号で、Eがハイレベルとされ、データを送気物はサロアノのEがロウレベルとされる。また、外部信子人のペルにはフード被を設定するためのXアドレ

ス信号从X 6 ~ A X 1 が決論され、データ入出力 対外部組子 1 0 1 ~ 1 0 4 にはロウアドレスストロープ信号 (大多の立ち下がりから接手出しデータのシリアル出力操作を関連するまでのシリアルタロック信号 3 C ロティタル数 c 1 c 2 が決論される。

このサイタル数をもままは、デュアル・ボート・メモリの外部に受けられるメモリ領は国際に会せれて丁Rの水平開発位置を開設するためのカウンタ国際の計算値に使って決定される。 すなわち、しつード組分の減る出しデータの東尾ビットに対応する計数値をNIとし、ロウアドレスストローブ信号 ス人名 企立ち下げる時点での計数値をNIとするとき、ナイタル数をもまませ、

'. . . . - N 1 - N 2

として求められる。このサイタル数のもFIは、 点上の式を読足し、かつデムアル・ポート・メモ リのランダム・アクセス・ポートにおいて級を出 しデータが独立されるまでの呼間を捉える範疇で、 通道な彼に決定される。

.

ロウアドレスストローブは写真人多の立ち下がりに中や遅れて、カラムアドレスストローブ信号で入るかハイレベルからロウレベルに変化される。このカラムアドレスストローブ信号で入るの立ち下がりに完立って、外部椅子人の一人には、シリアル出力操作において完整に出力するべきデータ場のアドレスがYアドレス信号人Ye~人Ylとして供給される。ロウアドレスストローブ信号で入る。カラムアドレスストローブ信号で入る。カラムアドレスストローブ信号で入る。カラムアドレスストローブ信号で入る。カラムアドレスストローブ信号で入る。カラムアドレスストローブ信号で入る。カラムアドレスストローブ信号で入る。カラムアドレスストローブ信号で入る。カラムアドレスストローブ信号で入る。カウンドに関語に対して、カウンドに関される。

デュアル・ボート・メモリでは、ロウアドレスストロープは号表人名の立ち下がりによって、Xアドレスは号人Xリー人XIがロウアドレスパッファス人口名に取り込まれ、フード級の選択操作が行われる。また、ロウアドレスストローブは号表人名の立ち下がりによってモードは号。「単学ハイレベルにおれるとともにダイミングは号をca

カラムアドレスストローブ信号。C人名の立ち下が りによって、Yアドレス信号人Yeー人Ylが取 り込まれ、シチアル・アタセス・ボート局から人 アドレスデコーグSDCによるデータ被逐択動作 が認地される。このシザアル・アクセス・ボート 用オラムアドレスデコーグSCDによるデコード 処理が終了するタイミングで、タイミング信号 タ フェが形成され、ボインタドドでのYアドレス信号 入YOー人YIに対応するピットに検索・1・が セットされる。

カウンタ国際CTRによるカウントグウンが進 ・み、その対数値がです。になると、アンドゲート・ 国際人の1の出力信号でして目がハイレベルとき れる。これにより、まずインペータ展覧NSの出 力信号がロウレベルとなり、カウンタ国際CTR の参議用タイミング信号をpは停止される。また、 タイミング信号をはお声吹され、各データ線に建 立された読み出しデータがデータレジスタDR1 ~DRIに発送される。また、タイミング信号を arが、シリアル人出力国際SIGのデータ出力パ が形成され、データ人出力用外部第子101~104に保給されるテイタル数を1rsがカウンク 型路CTRに取り込せれる。これにより、カウン タ四路CTRの出力は"0"以外の致値となり、 第1回のアンドゲート理路人G1の出力信号を1 r0はロウレベルとされる。このアンドゲート理 路人G1の出力信号のロウレベルすなわちインペ ータ理路N3の出力信号のハイレベルによう、ア ンドゲート理路人G2の出力信号すなわちカウン タ部路CTRの伊温用タイミング信号を9が形成 される。カウンタ競路CTRに、このタイミング 信号を9の立ち下がりによって、取り込まれたテ イタル数を1rsから"6"に向かってカウント グウンを開始する。

カウンタ製物でTRによるシリアルタロッタは 号3Cのカウントグウンが行われている間に、デ ムアル・ボート・メモリではフード級の選択動作 が終了し、選択されたフード級に結合される。 1個のメモリセルからの扱る出しデータがそれぞ れ対応する機能データは上に弦立される。また、

ァファDOSを制御するシリアル出力制御信号で TEに開致して遊戯される。

タイミング間号 p up のハイレベルによう、シザアル人由力値子 B I O I ~ B I O 4 はハイインピーグンス状態 H i から Y 7 ドレス信号 A Y 8 ~ A Y 1 によって指定される先頭アドレスの最予出しテータに応じたレベルとされる。これによう、観み出しデータの由力集作が開始される。

タイミング製物価等するでは、モード信号。ア の及びアンドゲート画路人の1の内分類等をして ののハイレベルによって、シリアルクロック値号 まされ、シリアル人出力画路を10及びオインク タドナに供給される。これにより、シリアルル・ア タセス・ボート用オラムングファンドレスに ライス・ボートオラムングファンドレスに ライス・インクトに対応すると、シリアドレスに ライス・クロではループは、シリアドル、データングスタロス1~ロスに保持された。 レデータが、シリアル人出力用権指奏連データ 地域のファル人出力用権指奏連データ CDS1~CDS4及びシリアル入出力開発3! 〇を介してシリアル入出力級子3!OI~S!O 4に出力される。タイミング保守4 cによるポイ ンタアドアのシフト動作は、タイミング保守のロ クレベルからハイレベルへの立ち上がりに同類し で行われる。また、ポインタアドアにおいて、タ イミング保守4 c の失眠パルスは無視され、発致 データの出力呼ば緩が確保される。

タイミング信号をによる版本出しデータのシリアル出力操作が進み、末尾の版本出しデータの出力が終了すると、シリアル出力制御は号 30 B がハイレベルに質される。このシリアル出力制御は号 50 B かハイレベルとされる。このシリアル出力用のタイミング信号をSTルシリアルタロック信号 3 C の立ち上がりに同類してロウレベルとされる。これにより、デュアル・ボート・メモリのシリアル出力操作は停止され、シリアル人由力値子 3 I O 4 はハイインピーダンス快速とされる。

以上のように、この実践例のデュアル・ボート

・ノモリでは、抗み出しデータ伝送モードにおい て、ロクアドレスストロープ信号RASの立ち下 がりに回放して、ロウアドレスストローブは今下 大子の立ち下がりから終る出しデータのシリアル 出力動作を開始するまでの謎のシリアルクロック は今SCのサイクル致ヒして:が復定される。こ のサイタル数ヒしょまは、タイミング残器冒路で Cに扱けられるカウンタ製造CTRに初頭セット まれ、オウントデウンが行われる。オウンタ質器 CTRによるカウントダウンが終了し、その計数 住が、6、になった時点で、彼み出しデータのシ リアル出力量作が認論される。このため、外幕に 数けられるCTRが高級型化され、表示データの ドットレートが存者に再進化されているにもかか わるず、シリアルグロック信号3CLCTROス キャンタイミングに意実に同気してデュアル・ポ ート・メモリのシリアル出力操作が行われ、突定 した支承製像を持ることができるものである。

以上の本実施例に来されるように、この発養を 首体処理用メモリとして用いられるデュアル・ギ

ート・ノモリ等の半年体記性数据に適用した場合、 次のような効果が得るれる。 すなわち、

ロテュアル・ボート・メモリの雇斗回しデータを 送キードにおいて、経動製御信号に興奮して、起 最後から終年出しデータのシリアル出力量作者関 地するまでの間のシリアルクロックは号のサイク ル放を指定し、タイリング制御四等すらに及ける れるカッンク国際によってカウントグウンするこ - とて、シリアルタロックは号に同葉し尖足したク イミングで装み出しデータのシリアル出力操作を は壮ナることができるという効果が得られる。 田上芝田堪により、外部に致けられるCTRが高 行感化され、表示データのアットレートが非常に 高温化されているにもかかわるず、シテアルクロ ック信号SC及びCTRのスキャンタイミングに 佐女に降並して挟み出しデータのリアルタイム任 送を行うことができ、実定した表示関係を得るこ とがてきるという効果が得るれる。

京上本発明者によってなされた発明を実施制に 基づる美体的に改変したが、この発明に上記実施

何に属金されるものではなく、その要者を注意し ない昼間で起々変更可能であることはいう までも ない。例えば、気1悪のタイミング制御証券でC では、カウンタ開発CTRをカウントパウンする ことによってタイミング集合を行っているが、外 部から供給されるシリアルクロックは号3 Cのナ イタル数セミミミをレジスタに保持するとともに カウンタ部路CTRモカウントアップさせ、オウ ソタ製路CTRの出力とレジスタにセットされる ティチル酸モリアミとが一乗したときにシリアル 出力負化を買給させるようにしてもよい。 また、 ナイタル数81g8モデコーとし、別途改けるれ るシフトレジスタの対応するピットに論理"!" モセットした快、シリアルタロック信号8 Cによ ってシプトレジスタモシフトさせ、この論理"し ・が奈定の位表に達したことによってシリアル出 力勇作を召拾させる方法もよい。この気施賞では、 サイタル敵CLTェをロクアドレスストローブは サスト3の立ち下がりに同思して供給しているが、 オラムアドレスストローブは号で入るの立ち下が

りに同気して決めするものであってもよい。さらに、おえ回のデュアル・ボート・メモリは、一つのメモリアレイにより役成されるものであってもよいし、ランダム・アクセス・ボートの入出力国際RIOに油速は実際はその組み合わせ等、はその実践が重要振りうるものである。

以上の故質では主として本発明がによってなされた発明をその背景となった利度分野であるデュアル・ボート・メモリに選尾した場合について以明したが、それに展定されるものではなく、例えばシリアル人出力議論を持つ他の各種のマルチ・ボート・メモリにも選尾できる。本発明は、少なくともそのシリアル出力動作が外部から供給される関係信号及びチェックは号によって調整される単導体的性強定には過度できる。

#### (な気の効果)

本献において展示される発表のうち代表的なものによって得られる効果を展単に放明すれば、次のとおりである。ナなわち、デュアル・ボート・

第3日は、第3回のデュアル・ボート・ノモリ における最本出しデータ伝達サードの一実施列を まてタイミング性。

名く世は、この表質に先立って本葉及引き等が 以及したデュアル・ボート・メモリの語が楽しデ ータを達せードを示すタイミンが思である。

TC・・・タイミング別数回路、CTR・・・カウンタ開路、ACI〜ACI・・・アンドゲート回路、NACI・・・ナンドゲーと回路、NI〜NI・・・インパータ開路。

M-ARY1・・メモリアレイ、8人1・・・センスアンプ、CSW1・・・カラムスイッチ、RCD・・・ランダム・アクセス・ボート用カラムアドレスデコーダ、3CD・・・シリアル・アクセス・ボート用カラムアドレスデコーダ、R人DB・・・ロウアドレスペッファ、人MX・・ファレスペッファ、REPC・・・リフレッシュアドレスオウンク、DR1・・・データレジスク、DSL1・・・データセンク、PNT・・・ボ

メモリの減争出しデータを達せードにおいて、起 動してから終る出しデータのデータ伝送場件を開 始するまでの間のシリアルタロックはそのサイタ ル故を物定し、タイミング関係関係すらに決けら れるオウンタ関係によってカウントグウンするこ とで、シリアルタロッタ信号に関係し受定したタ イミングで読み出しデータのシリアル出力操作を 関始することができ、最終データのドットレート が高速化されるにもかかわらず、シリアルタロッ タ信号及びにTRのスキャンタイミングに関係し た扱る出しデータのリアルタイムを進を行うこと ができ、交流した要素が確を得ることができるも のである。

#### 4、整實の無卑な無質


第1回は、この発明が温度されたデュアル・ボ ート・メッキのタイミング制御国路の一部の一実 出版を受す開発版。


第2番は、第1額のタイミング制御国際を含む テュアル・ボート・メモリの一支延長を示すプロ ・グロ

インタ、RIO・・・ラングム・アクセス・ボート用人山力開発、PC・・・機器質問用等、BI O・・・シリアル・アクセス・ボート用入出力目 Bo

七五人人五万

ни **вя** 





## 19) Japanese Patent Office (JP)

(11) Patent Application Publication

(12) Laid-Open Patent Publication (A) Sho 63-239676

(51) Int. Cl.<sup>4</sup> Identification Code Office File No. (43) Publication: October 5,1 988 G11C 11/34 362 G-8522-5B

Examination request: Not requested

No. of inventions: 1 (Total of 14 pages)

(54) Title of the Invention: Semiconductor memory device

(21) Patent Application: Shoe 62-71428

(22) Application: March 27, 1987

(72) Inventor: Yasunori [N.B. Other readings of first name possible.] Yamaguchi

c/o Hitachi, Ltd. Device Development Center

2326 Imai, Oume-shi, Tokyo

(71) Applicant: Hitachi, Ltd.

4-6 Kanda-surugadai, Chiyoda-ku, Tokyo

(74) Agent: Patent agent Masao [N.B. Other readings of first name possible.] Ogawa and one

other

## Specifications

- Title of the invention
   Semiconductor memory device
- 2. Claims
  - 1. A semiconductor memory device comprising:

a serial-parallel conversion circuit that receives a plurality of read data that is parallelly output over a plurality of data lines constituting a memory array and provides a serial output in accordance with a clock signal from an external source; and

a timing control circuit that controls the serial output operation of the aforesaid serialparallel conversion circuit; and

## characterized by:

the timing for starting the aforesaid serial output operation being set at will by specifying the number of cycles of the aforementioned clock signal required between activation by an activation control signal from an external source and the start of the aforementioned serial output operation.

- A semiconductor memory device described in claim 1 characterized by the aforesaid timing control circuit comprising:
  - a counter circuit that obtains the aforesaid number of cycles from an external source in synchrony with the aforementioned activation control signal and then performs a count-down operation in accordance with the aforementioned clock signal; and a timing generation circuit which, upon detection of logical "O" for all bits in the output signal of the aforementioned counter circuit, creates an internal clock signal that is used for a serial output operation.
- 3. A semiconductor memory device described in claim 1 or claim 2 characterized by:

  the aforementioned semiconductor memory device being a dual port memory; and

  the aforementioned number of cycles being provided over a plurality of data input/output

  terminals for random access port use.

# 3. Detailed description of the invention

Field of industrial use

The present invention relates to semiconductor memory devices and in particular to an art that is effective, for example, when used with a dual port memory that is used for image processing and possessing both a random input/output function and a serial input/output function.

Prior art

A description of a frame buffer memory used with images to display characters, graphics, etc. on a CRT (cathode ray tube) screen is found, for example, in pages 243 through 264 of "Nikkei Electronics" dated March 24, 1986 published by Nikkei McGraw-Hill.

The dual port memory described in the aforesaid literature is provided with a random access port that is used for the input and output of memory data in one-bit units or several-bit unites, and a serial access port that is used for the serial input and output of memory data in units of word lines in a memory array.

Problems to be solved with the present invention

As Fig. 4 shows, a dual port memory such as the above is provided with, as external control signals, row address strobe signal  $\overline{RAS}$ , column address strobe signal  $\overline{CAS}$  and write enable signal WE and additionally, for example, data transfer control signal  $\overline{DT}$  /  $\overline{OE}$ , serial output control signal  $\overline{SOE}$  and serial clock signal SC. With a dual port memory, the read data transfer mode - where the read data is serially output - is recognized when the levels of the column address strobe signal  $\overline{CAS}$  and write enable signal  $\overline{WE}$  are high and the level of the data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  is low when the level of the row address strobe signal  $\overline{RAS}$  changes from high to low. At this time, the address AX of the word line to be read is provided to external terminals A0 through Ai in synchrony with the level of the row address strobe signal  $\overline{RAS}$  rising to high, and the read signals from the

memory cells that are connected to the selected word line are set up in the data lines. Also, in synchrony with the level of the column address strobe signal  $\overline{CAS}$  falling to low which occurs with a slight delay following the level of the row address strobe signal  $\overline{RAS}$  becoming low, the address AY of the first column that is to be serially output is supplied to external terminals A0 through Ai.

Thereafter, when the level of the data transfer control  $\overline{DT}$  /  $\overline{OE}$  is set back to high, timing signal ødt is generated - the timing signal ødt is used to transfer to the data register of the serial access port the read data that had been parallelly output to each of the data lines - and, along with that, an output operation is begun for the new serial data (data following (AX · AY)) that had been transferred to the data register in accordance with the timing signal øc which is generated in synchrony with the serial clock signal SC.

After the level of the data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  is once set to low, the serial output operation begins when the level returns to high. The timing for this is controlled by monitoring the output signal of a counter circuit which counts the horizontal pixel location and which is provided in an external memory control circuit that drives the said dual port memory. To explain, when the output of the read data in the memory cells that are connected to one word line in a dual port memory is near completion, the dual port memory is reactivated and the read data in the memory cells of the new word line is output to the corresponding data lines. Thereafter, the level of the data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  is returned to high while monitoring when the level of the serial clock signal SC becomes low which happens when the value of the counter circuit in the memory control circuit shows the end of the serial output operation for the read data from the memory cells connected to the preceding word line that had been selected. This then causes the read data in the memory cells that are connected to

the newly selected word line to be transferred to the data register and initiates a serial output operation.

This allows a real time data transfer in synchrony with the CRT's dot rate.

However, improvements in display technology have resulted in the development of highresolution CRTs which have increased the dot rate that determines the rate at which display data is serially output. This has resulted in a difficulty in maintaining a synchrony between the rising of the level of the data transfer control  $\overline{DT}$  /  $\overline{OE}$  and the serial clock signal SC. To explain, as described earlier, the timing for returning the level of the data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  to high is determined by monitoring the output signal of the counter circuit in the memory control circuit. This means that as the delay time involved in advancing the counter circuit using the serial clock signal SC, and the delay time involved in decoding and monitoring the output signal from the counter circuit begin to increase relative to the period of the serial clock signal SC, raising the level of the data transfer control signal  $\overline{DT}/\overline{OE}$  in synchrony with the serial clock signal SC becomes difficult. As the dotted line in Fig. 4 shows, this results in a timing mismatch between the data transfer control signal DT/OE and the serial clock signal SC, and in particular, a delay in the level of the data transfer control signal  $\overline{DT}/\overline{OE}$  rising with respect to the rise in the level of the serial clock signal SC. This then results in shortening the duration of the timing signal ødt which is used for transferring to the data register the read data from the memory cells that are connected to the newly selected word line. This results in an unstable serial data transfer operation and a disruption of the displayed images.

It is the object of the present invention to provide a semiconductor memory device such as a dual port memory with a stable serial data transfer operation.

The aforementioned object and other objects of the present invention and its new features will become apparent from the description in the specification and the attached figures.

Means for solving the problems

The following is a brief description of an overview of a representative embodiment among the embodiments disclosed in the present application. To explain, during data transfer in a dual port memory, the timing for starting the transfer of data to the data register is set at will by specifying the number of clock signal cycles required between the activation of the data transfer cycle and the initiation of the transfer operation.

### Operation

When the data transfer operation is about to start in a dual port memory, the aforesaid means allows the clock signal position where the data transfer operation is to begin to be specified at will in accordance with the counter value of a counter circuit in a memory control circuit. Furthermore, since a count-down counter circuit provided within a dual port memory is used to perform the transfer operation in synchrony with a clock signal, a semiconductor memory device such as a dual port memory with a stabilized display data transfer operation is realized.

#### **Embodiments**

Fig. 2 shows a block diagram of one embodiment of a dual port memory where the present invention is applied. The respective circuit blocks shown in the said figure are typically formed on, although not restricted to, a single semiconductor substrate such as a single crystal silicon using semiconductor integrated circuit fabrication technology of the public domain.

The dual port memory of this embodiment is provided with a random access port that is accessed in units of 4 bits and whose basic structural element is a dynamic RAM, and a serial access port where memory data is serially input and output in units of a word line. This allows the dual port

memory to engage in a series of serial input/output operations simultaneous with accesses made to the random access port. Also, although not restricted by this, a random input/output circuit RIO that is included in the random access port is provided with a logical operation circuit for performing raster operations, etc. A function control circuit that controls the said logical operation circuit is also provided. The logical operation circuit is provided with various operation functions such as logical multiplication and logical addition, and which operation to perform is specified with a [logical] operation code which is specified by particular combinations of the control signals which are input through external terminals A0 through A3 for the address signals.

The serial access port is provided with a serial input/output circuit SIO. Ordinarily, memory data corresponding to four memory arrays are simultaneously and serially input and output through four serial input/output terminals SIO1 through SIO4. However, a specific combination of [logical] operation codes can be used to specify the use as a memory with a x1 bit configuration wherein read data that are output from the four memory arrays are alternately output from input/output terminal SIO1.

From an external device, in addition to row address strobe signal RAS, column address strobe signal CAS, write enable signal WE and other control signals which are used in ordinary dynamic RAMs, the dual port memory is provided with data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  which is used for output control and for controlling the data transfer between the random access port and the serial access port, the serial output control signal  $\overline{SOE}$  which is used for controlling the switching between input and output operations by the serial access port, and the serial clock signal SC which is used as a synchronization signal during serial input and output operations.

Although not restricted by this, this embodiment of the dual port memory is provided with four memory arrays, M-ARY1 through M-ARY4, and sense amplifiers SA1 through SA4 and column

switches CSW1 through CSW4 which correspond to the respective memory arrays. A column address decoder RCD and a row address decoder RD, common to memory arrays M-ARY1 through M-ARY4, are also provided. A plurality of such address decoders may be provided depending on the arrangement of the memory arrays on a semiconductor substrate. Fig. 2 shows memory array M-ARY1 and its peripheral circuitry for illustration purposes.

In Fig. 2, memory array M-ARY1 comprises (m + 1) word lines that are arranged in a direction perpendicular to the said figure, (n + 1) sets of complementary data lines arranged in a direction horizontal with the said figure, and  $(m + 1) \times (n + 1)$  pieces of memory cells which are located at the intersections of the said word lines and complementary data lines.

The dynamic memory cells which configure the memory array M-ARY1 are constructed of capacitors for data storage and MOSFETs for address selection. The gates of the MOSFETs for address selection for the (n + 1) pieces of memory cells that are arranged along the same row are connected to the corresponding word line. Each word line is furthermore connected to the row address decoder RD so that one word line that is specified by the X address signal AX0 through AXi is specified and selected.

The row address decoder RD decodes the complementary internal address signals  $\underline{a}x0$  through  $\underline{a}xi$  (here the internal address signal, for example, ax0) with the same phase and the internal address signal  $\overline{a}x\overline{0}$  with the opposite phase as the X address signal AX0 that is supplied from an external source are collectively represented as complementary internal address signal  $\underline{a}x0$ ; the same convention is used hereinafter) that are supplied by row address buffer RADB, selects one word line that is specified by the X address signals AX0 through AXi and sets the selection state level to high. The selection operation of a word line by the row address decoder RD is performed in accordance with the word line selection timing signal  $\underline{a}x$ 0 that is supplied by the timing control circuit TC.

The row address buffer RADB receives the row address signal from address multiplexer AMX, forms complementary internal address signals ax0 through axi and supplies the signals to the row address decoder RD. The dynamic RAM of this embodiment uses the so-called address multiplex method wherein the X address signals AX0 through AXi which specify the row address and the Y address signals AY0 through AYi which specify the column address are time-division multiplexed and supplied through the same external terminals A0 through Ai. The X address signals AX0 through AXi which are supplied from an external source as control signals are fed to external terminals A0 through Ai in synchrony with the level of the row address strobe signal RAS falling, and the Y address signals AY0 through AYi which are supplied from an external source as control signals are fed to external terminals A0 through Ai in synchrony with the level of the column address strobe signal CAS falling. Furthermore, the dynamic RAM of this embodiment is provided with an automatic refresh mode wherein data stored in the memory cells are read and rewritten using a prescribed period. Therefore, a refresh address counter REFC is provided to specify the word line to be refreshed in the automatic refresh mode.

In accordance with the timing signal øref which is provided by the timing control circuit TC, the address multiplexer AMX selects the X address signals AX0 through AXi that are supplied via external terminals A0 through Ai and the refresh address signals cx0 through cxi supplied by refresh address counter REFC and transfers the signals to row address buffer RADB as row address signals. To explain, when the level of the timing signal øref is low meaning an ordinary memory access mode, the address multiplexer AMX selects the X address signals AX0 through AXi that are supplied by an external device via external terminals A0 through Ai; when the level of the timing signal øref is high meaning an automatic refresh mode, the address multiplexer AMX selects the refresh address signals cx0 through cxi that are supplied by the refresh address counter REFC.

As afore-described, since the X address signals AX0 through AXi are supplied to external terminals A0 through Ai in synchrony with the falling level of the row address strobe signal  $\overline{RAS}$ , the row address signals are obtained by the row address buffer RADB in accordance with the timing signal øar which is generated by the timing control circuit TC by detecting the falling level of the row address strobe signal  $\overline{RAS}$ .

The drains of the MOSFETs used for selecting the addresses of the memory cells that are formed along the same column in memory array M-ARY1 are connected to the corresponding complementary data line. One end of each complementary data line in memory array M-ARY1 is connected to the corresponding switch MOSFET of the column switch CSW1 and, furthermore, is selectively connected to the complementary common data line CD1 (here the noninverting signal line CD1 and inverting signal line CD1 of the complementary common data line are collectively represented as complementary common data line CD0; the same convention is used hereinafter.)

The column switch CSW1 comprises (n + 1) pairs of switch MOSFETs which are connected to their corresponding complementary data lines. The other ends of these switch MOSFETs are commonly connected to the noninverting signal line CD1 or inverting signal line  $\overline{\text{CD1}}$  which constitute the complementary common data line. This allows the column switch CSW1 to selectively connect (n + 1) sets of complementary data with common complementary data line  $\overline{\text{CD1}}$ . The gates of the two switch MOSFETs in each pair which constitute the column switch CSW1 are commonly connected and are provided with the data line selection signal which is created by the column address decoder RCD for the random access port.

The column address decoder RCD for the random access port decodes the complementary internal address signals ay0 through ayi that are supplied by the column address buffer CADB, and, in accordance with the data line selection timing signal øyr supplied by the timing control circuit TC,

forms the aforementioned data line selection signal which is then supplied to column switches CSW1 through CSW4.

The timing control circuit TC detects the falling level of the column address strobe signal CAS and generates the corresponding signal øac. In accordance with the signal øac, the column address buffer CADB receives and holds the Y address signals AY0 through AYi supplied through external terminals A0 through Ai and forms the complementary internal address signals ay0 through ayi which are then supplied to the column address decoder RCD for the random access port.

The other ends of each complementary data lines in memory array M-ARY1 are connected to the corresponding unit circuits of sense amplifier SA1 and furthermore to the corresponding unit circuits of data register DR1 of the serial access port.

Latches comprising two cross-connected CMOS inverter circuits are used as the basic structural elements of the unit circuits in sense amplifier SA1. Each of the said sense amplifier unit circuits is set in the operation mode by the timing signal øpa which is supplied by the timing control circuit TC, amplifies the micro-signals that are read from a memory cell and output to its corresponding complementary data line, and forms a binary signal with a high level or a low level.

The complementary common data line CD1 to which the complementary data line that is specified by the Y address signals AY0 through AYi is selectively connected is connected to the input/output circuit RIO for the random access port. Complementary common data lines CD2 through CD4 which are provided corresponding to memory arrays M-ARY2 through M-ARY4 are similarly connected to the random access port input/output circuit RIO.

When the dual port memory is in the random access port write operation mode, the random input/output circuit RIO, which is set in the operation mode by the timing signal ørw supplied by the timing control circuit TC, receives write data from an external device through input/output terminals

IO1 through IO4 and transfers the said write data as complementary write signals to the complementary common data lines CD1 through CD4. Furthermore, when the dual port memory is in the random access port read operation ode, the random input/output circuit RIO, which is set in the operation mode by the timing signal ørr supplied by the timing control circuit TC, receives binary signals that are read from the memory cells over complementary common data lines CD1 through CD4, amplifies the said binary signals and then outputs the said binary signals from input/output terminals IO1 through IO4. Although not restricted by this, the said random input/output circuit RIO is provided with a logical operation circuit that uses the read/modify/write function to perform various [logical] operations between the input data and data read from the memory cells and then rewrites the results. The said logical operation circuit is provided with various [logical] operation modes for performing processes such as a raster operation.

The operation mode of the logical operation circuit is specified by the function control circuit FC which comprises a register for holding the operation codes which are supplied through external terminals A0 through A3 and a decoder which decodes the said operation codes and selects and specifies the operation mode of the logical operation circuit. When the level of the column address strobe signal  $\overline{CAS}$  is set to low before the row address strobe signal  $\overline{RAS}$  is, and if the level of the write enable signal  $\overline{WE}$  is low at the same time, the operation codes are supplied to the dual port memory via external terminals A0 through A3. Furthermore, the specific combinations of the operation codes are used as internal control signal sp which sets the output of the serial input/output circuit SIO described hereinbelow in the so called x1 bit configuration.

As described hereinbelow, when the dual port memory is in the serial read operation mode, the external terminals IO1 through IO4 for data input and output are provided with the number of cycles of the serial clock signal SC required for starting the serial output operation after the serial read

operation mode is activated. With the dual port memory of this embodiment, this arrangement allows the timing when the serial output mode will begin after its activation to be set at will and enables a serial output operation that is synchronized in a stable manner with the serial clock signal SC whose period will be short when the dot rate is high. The data on the number of cycles that is supplied to external data input/output terminals IO1 through IO4 is sent to timing control circuit TC as internal signals io1 through io4.

The serial access port of the dual port memory of this embodiment comprises data registers DR1 through DR4 of (n + 1) bits corresponding to the complementary data lines in each memory arrays, data selectors DSL1 through DSL4, pointer PNT, column address decoder SCD for the serial access port and serial input/output circuit SIO, the latter three being commonly provided for the aforesaid four data registers and data selectors. Incidentally, depending on the layout of the memory arrays on a semiconductor substrate, a plurality of pointers PNT and a plurality of the column address decoders SCD for the serial access port may be provided.

Corresponding to the complementary data lines in the memory array M-ARY1, the data register DR1 includes (n + 1) pieces of flip-flops for data latching purpose. Switch MOSFETs for data transfer use are provided between the input/output nodes of the said flip-flops and their corresponding noninverting signal line and inverting signal line of the complementary data lines. Timing signal ødt for data transfer use output by the timing control circuit TC is supplied to the gates of the aforesaid MOSFETs.

Each bit of the data register DR1 is connected to its corresponding switch MOSFET of data selector DSL1. The data selector DSL1, which is similarly constructed as the afore-described column switch SW1, selectively connects each bit of the data register DR1 with the complementary common data line CDS1 used for serial input and output. The gates of each pair of switch MOSFETs of data

selector DSL1 are commonly connected and are provided with the register selection signal from pointer PNT.

The pointer PNT comprises a latch circuit (pointer latch) which holds the serial operation start bit that is specified by the column address decoder SCD for the serial access port, shift register with (n + 1) bits, and a switch circuit consisting of an n-channel MOSFET that is provided between the aforesaid latch circuit and the aforesaid shift register. The output terminal ps for the last bit in the said shift register is connected to the input terminal for the first bit. Furthermore, the aforesaid timing signal ødt is commonly supplied to the gates of the aforesaid switch MOSFETs. When the dual port memory is in the serial input/output mode, the shift register of pointer PNT engages in a looping shift operation in accordance with the shift clock timing signal øc that is supplied by the timing control circuit TC. The selection signal that is held by the pointer latch circuit is supplied to the shifter register as its initial value when the level of the timing signal ødt becomes high.

The column address decoder SCD for the serial access port decodes the complementary internal address signals ay0 through ayi which are supplied by the column address buffer CADB and sets only the bit of pointer PNT corresponding to the first bit of the serial input/output specified by the Y address signals AY0 through AYi to a logical "1." To elaborate, when the serial input/output mode is being used, the word line si selected by the X address signals AX0 through AXi, and Y address signals AY0 through AYi specify the address of the first column where the serial input and output is to be performed. The logical "1" signal that is written to the specified bit of pointer PNT by the column address decoder SCD for the serial access port is shifted in a loop inside pointer PNT in accordance with timing signal &c. The said shifting of the logical "1" signal results in a register selection signal with a high level to be sequentially supplied to the data selector DSL1. This then results in each bit of data register DR1 to be successively connected to the complementary common data line CDS1 used

for serial input and output. With the dual port memory of the present embodiment, this arrangement allows the serial input and output of the memory data to be started from any desired column address which in turn allows processes like scrolling on an image memory to be performed at a high speed.

In the foregoing manner, when the dual port memory is in the serial read operation mode, the (n+1) bits of read data that are output over (n+1) sets of complementary data lines in memory array M-ARY1 are stored in data register DR1 when the level of timing ødt becomes high. At the same time, with respect to pointer PNT, when the level of timing ødt becomes high, the selection signal that is held by the pointer latch is transferred to the shift register as the initial value. In accordance with the register selection signal that is successively sent from pointer PNT, read data is sent to the serial input/output circuit SIO via the complementary common data line CDS1 for serial input and output. On the other hand, when the dual port memory is in the serial write operation mode, the write data which is serially sent from serial input/output terminal SIO1 via serial input/output circuit SIO is sequentially provided to the corresponding bit of the data register DR1 in accordance with the register selection signal that is successively sent from pointer PNT. When the level of timing ødt changes to high, the write data which was stored in data register DR1 is written, all at once, to the (n+1) pieces of memory cells which are connected to the selected word line in memory array M-ARY1.

The serial input/output circuit SIO includes a data input buffer, a data output buffer and four main amplifiers which are provided corresponding to serial input/output terminals SIO1 through SIO4 and complementary common data lines CDS1 through CDS4 used for serial input and output. When the dual port memory is in the read data transfer mode, the data output buffer of the serial input/output circuit SIO is set in the operation mode when the level of the timing signal øsr from the timing control circuit TC becomes high, and the data that is output over the corresponding complementary common data lines CDS1 through CDS4 for serial input and output and then amplified by the corresponding

main amplifiers is output to an external device using the serial input/output terminals SIO1 through SIO4. When the dual port memory is in the serial write operation mode, the data input buffer of the serial input/output circuit SIO is set in the operation mode when the level of the timing signal øsw from the timing control circuit TC becomes high, and the write data that is supplied from an external device over the corresponding serial input/output terminals SIO1 through SIO4 is transferred as complementary write data signals to the corresponding complementary common data lines CDS1 through CDS4 for serial input and output. The serial input/output circuit SIO performs the serial input and output operation on the memory data in accordance with timing signal øc which is generated by the timing control circuit TC based on a serial clock signal SC that is supplied from an external source.

As described above, with the dual port memory of this embodiment, the serial output signal of the serial input/output circuit SIO is ordinarily output four bits at a time using the four serial input/output terminals SIO1 through SIO4. However, to realize a serial memory with a larger memory capacity, it is possible to use the dual port memory as a memory which the so-called x1 bit configuration where data that is read and output from four memory arrays, M-ARY1 through M-ARY4, is serially output through one serial input/output terminal. In this case, as mentioned earlier, one of the combinations of the operation codes which control the operation mode of the logical operation circuit in the random input/output circuit RIO is used as internal control signal sp which specifies a x1 bit configuration for the serial output. When the level of the said internal control signal sp from the function control circuit FC becomes high, a multiplexer that is provided in the serial input/output circuit SIO sequentially selects the read data that is serially output over the four sets of serial input/output complementary common data lines CDS1 through CDS4 and outputs to an external device using one serial input/output terminal SIO1. Since this serial output is performed in accordance

with timing signal oc from the timing control circuit TC, the data rate becomes the same as what the data rate would be for each input/output terminal had the four serial input/output terminals SIO1 through SIO4 been used to perform a serial output four bits at a time.

The timing control circuit TC receives from an external source, as control signals, row address strobe signal  $\overline{RAS}$ , column address strobe signal  $\overline{CAS}$ , write enable signal  $\overline{WE}$ , data transfer control signal DT/OE, and serial output control signal  $\overline{SOE}$  and forms the various aforesaid timing signals and supplies them to the different circuits. The timing control circuit also uses the serial clock signal SC supplied from an external source to generate the timing signal øc which is used for synchronizing the serial input/output operation and supplies the said signal to the serial input/output circuit SIO.

The operation mode of the dual port memory is specified by suitably combining the various control signals. For example, if the level of the row address strobe signal  $\overline{RAS}$  is low already and if, when the level of the column address strobe signal  $\overline{CAS}$  becomes low, the level of the write enable signal  $\overline{WE}$  is high, the ordinary read operation mode using the random access port is selected. If the level of the row address strobe signal  $\overline{RAS}$  is low already and if, when the level of the column address strobe signal  $\overline{CAS}$  becomes low, the level of the write enable signal  $\overline{WE}$  is low, the ordinary write operation mode using the random access port or the [logical] operation write operation mode is selected. Furthermore, if, when the level of the row address strobe signal  $\overline{RAS}$  falls, the level of the write enable signal  $\overline{WE}$  is high and the level of the data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  is low, the read data in the memory array is transferred to data registers DR1 through DR4, and the so-called data transfer mode is selected for serially reading the data.

As described above, when the dual port memory of the present embodiment is in the data transfer mode, when the level of the row address strobe signal RAS falls to low, in synchrony with

this change in level, the number of cycles of the serial clock signal SC required from activation until the start of the next data transfer operation on the serial read data is set in external terminals IO1 through IO4 used for data input and output. Because of this, the timing control circuit TC is provided with counter circuit CTR which receives the data on the number of cycles via the data input/output terminals IO1 through IO4 and performs a count-down operation in accordance with the serial clock signal SC. The read data that is output to the respective data lines is transferred to data registers DR1 through DR4 in accordance with the timing signal ødt which is generated when the value of counter circuit CTR in the timing control circuit TC becomes "0." The said data is then output by the serial input/output circuit SIO to the outside via serial input/output terminals SIO1 through SIO4 in accordance with the timing signal øc.

Next, if, when the level of the row address strobe signal  $\overline{RAS}$  falls, the levels of the data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  and the write enable signal  $\overline{WE}$  are both low and the level of the serial input/output control signal  $\overline{SOE}$  is high, the timing control circuit TC sets the dual port memory in the serial write operation mode, and the serial write data that is supplied via serial input/output terminals SIO1 through SIO4 is fed to data registers DR1 through DR4. On the other hand, if, when the level of the row address strobe signal  $\overline{RAS}$  falls, the levels of the data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  and the write enable signal  $\overline{WE}$  are both low and the level of the serial input/output control signal  $\overline{SOE}$  is also low, the write data transfer mode is selected, and the transfer timing signal ødt is generated. This sets the transfer switch MOSFETs of data registers DR1 through DR4 in an ON state. This results in the afore-described serial write operation mode, and the write data stored in data registers DR1 through DR4 are fed all at once to (n+1) bits of memory cells that are connected to the selected word line in the memory array. The serial write operation using the serial access port of a dual port memory

is realized by executing the write data transfer mode in combination after executing the aforedescribed serial write operation mode.

On the other hand, if the level of the column address strobe signal  $\overline{CAS}$  changes from high to low before the level of the row address strobe signal  $\overline{RAS}$  falls to low, the so-called  $\overline{CAS}$  before RAS refresh mode is selected. Also, if the level of the write enable signal  $\overline{WE}$  is already low when the level of the row address strobe signal  $\overline{RAS}$  falls, the [logical] operation mode setting cycle is selected, and the [logical] operation code which is supplied via external terminals A0 through A3 is stored in the register in the function control circuit FC.

With all of the operation modes other than the afore-described [logical] operation mode setting cycle, the X address signals AX0 through AXi which specify the word line are supplied to the external terminals A0 through Ai in synchrony with the falling level of the row address strobe signal  $\overline{RAS}$ . Also, if a particular operation mode requires a column address, the Y address signals AY0 through AYi which specify the complementary data line are supplied to the external terminals A0 through Ai in synchrony with the falling level of the column address strobe signal  $\overline{CAS}$ .

Fig. 1 shows a circuit diagram of a part of one embodiment of the timing control circuit TC for a dual port memory shown in Fig. 2.

As previously stated, with the dual port memory of this embodiment, the data input/output external terminals IO1 through IO4 are used to specify, using a binary representation, the number of cycles of the serial clock signal SC that is required from the activation of the dual port memory by the level of the row address strobe signal RAS becoming low until the start of the data transfer operation on the read data. The said number of cycles is supplied as internal data io1 through io4 to the corresponding bits in the counter circuit CTR in the timing control circuit TC.

Another timing generating circuit is provided within timing control circuit TC, and from the said other timing generating circuit, the counter circuit CTR receives the timing signal ocs which is generated in synchrony with the falling level of the row address strobe signal RAS. The counter circuit CTR also receives the [counter] advancing timing signal ocp which is created within the timing control circuit TC shown in the said figure.

The inverted output signals  $\overline{C1}$  through  $\overline{C8}$  from each bit in the counter circuit CTR are supplied to the four input terminals of the AND gate circuit AG1. The level of the output signal ctr0 of the AND gate circuit AG1 is set to high when the inverted output signals  $\overline{C1}$  through  $\overline{C8}$  of the counter circuit CTR are all logical "0," that is, when the value of the counter circuit CTR becomes "0."

The output signal ctr0 of the AND gate circuit AG1 is fed to one input terminal of the NAND gate circuit NAG1 and, after the said output signal has been inverted by inverter circuit N3, also to one input terminal of the AND gate circuit AG2. The other input terminal of the NAND gate circuit NAG1 receives the output signal srm from a flip-flop which is not illustrated after the said output signal srm has passed through a suitable delay means (for example, an even number of inverter circuits). The said output signal srm from the flip-flop which is not illustrated is set if, when the level of the row address strobe signal  $\overline{RAS}$  falls from high to low, the levels of the column address strobe signal  $\overline{CAS}$  and the write enable signal  $\overline{WE}$  are high and the level of the data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  is low. In other words, the output signal srm of the said flip-flop is used as a mode signal which specifies the read data transfer cycle of the dual port memory. Given this setup, the level of the output signal of the NAND gate circuit NAG1 becomes low when the levels of the output signal ctr0 of the AND gate circuit AG1 and the mode signal srm are high. The output signal of the NAND gate circuit NAG1 is delayed by a suitable delay means D, inverted by inverter circuit N4 and then fed to one of the input terminals of the NOR gate circuit NOG1 while the output signal of the NAND gate

circuit NAG1 is also fed directly to the other input terminal of the NOR gate circuit NOG1. The output signal of the NOR gate circuit NOG1 is fed to pointer PNT as timing signal ødt. In other words, when the level of the mode signal srm is high which means that the dual port memory is in the read data transfer mode, the level of the timing signal ødt is temporarily set to high for a prescribed amount of time when the level of the output signal ctr0 of the AND gate circuit AG1 is high.

Serial clock signal SC that has passed through inverter circuits N1 and N2 is fed to the other input terminal of the AND gate circuit AG2. This means that the level of the output signal of the AND gate circuit AG2 becomes high when the level of the output signal ctr0 of the AND gate circuit AG1 is low, the level of the output signal of the inverter circuit N3 is high, that is, when the value of the counter circuit CTR is not "0," and the level of the serial clock signal SC is high. In other words, the output signal of the AND gate circuit AG2 serves as a timing signal øcp which advances and counts down the counter circuit CTR until the value of the counter circuit CTR becomes "0." Also, the serial clock signal SC that has passed through inverter circuits N1 and N2 becomes timing signal øc.

Fig. 3 shows a timing chart of one embodiment which is used to explain the operation of the read data transfer mode for a dual port memory that includes the timing control circuit TC shown in Fig. 4 [sic]. An overview of the read transfer mode of the dual port memory of this embodiment is explained with reference to Fig. 3.

In Fig. 3, the dual port memory is activated when the level of the row address strobe signal  $\overline{RAS}$  changes from high to low. Prior to the level of the row address strobe signal  $\overline{RAS}$  falling from high to low, the levels of the column address strobe signal  $\overline{CAS}$  and write enable signal  $\overline{WE}$  are set to high, and the level of the data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  is set to low. The X address signals AX0 through AXi which specify the word line are fed to the external terminals A0 through Ai, and the number of serial clock signal SC cycles ctrz which must elapse between the level of the row address

strobe signal RAS falling and the start of the serial output operation on the read data is fed to external terminals IO1 through IO4 used for data input and output.

The number of cycles ctrz is determined by the counter value of a counter circuit which is included in a memory control circuit that is external to the dual port memory and which is used for controlling the horizontal pixel location on a CTR [sic]. To explain, letting N1 represent the counter value corresponding to the last bit in one word line worth of read data and N2 represent the counter value when the level of the row address strobe signal RAS is to fall, the number of cycles ctrz is determined as follows:

$$ctrz = N1 - N2$$

The number cycles ctrz is set to a suitable value that satisfies the above equation while providing more time than is necessary to set a read data in the random access port of a dual port memory.

The level of the column address strobe signal  $\overline{CAS}$  changes from high to low with a slight delay after the level of the row address strobe signal  $\overline{RAS}$  falls. Prior to the level of the column address strobe signal  $\overline{CAS}$  falling from high to low, the address of the data line that should be output first during a serial output operation is supplied to external terminals A0 through Ai as Y address signals AY0 through AYi. The levels of the row address strobe signal  $\overline{RAS}$ , column address strobe signal  $\overline{CAS}$ , write enable signal  $\overline{WE}$  and data transfer control signal  $\overline{DT}$  /  $\overline{OE}$  are returned to high after the counter value of the counter circuit CTR has become "0" and the serial output operation has been started.

With the dual port memory, when the level of the row address strobe signal RAS falls, the X address signals AX0 through AXi are stored in the row address buffer RADB, and a word line selection operation is performed. When the level of the row address strobe signal RAS falls, the level

which is supplied to external terminals IO1 through IO4 used for data input and output are stored in the counter circuit CTR. This makes the output of the counter circuit CTR to a value other than "0," and the level of the output signal ctr0 of the AND gate circuit AG1 shown in Fig. 1 becomes low. When the level of the output signal of the said AND gate circuit AG1 becomes low, that is, when the level of the output signal of the inverter circuit N3 becomes high, the output signal of the AND gate circuit AG2, that is, the timing signal øcp for advancing the counter circuit CTR is generated. Whenever the level of the said timing signal øcp becomes low, the counter circuit CTR counts down from the value of the number of cycles ctrz that was initially stored toward the value of "0."

While the counter circuit CTR is counting down the serial clock signal SC, the word line selection operation is completed in the dual port memory, and the data that is read from the (n + 1) memory cells that are connected to the selected word line is set in their corresponding complementary data lines. Also, when the level of the column address strobe signal  $\overline{CAS}$  falls, the Y address signals AY0 through AYi are received, and the column address decoder SDC for the serial access port begins selecting a data line. At the same time that the said column address decoder SCD for the serial access port completes the decoding process, the timing signal øys is created, and a logical "1" is set in the bits of pointer PNT corresponding to the Y address signals AY0 through AYi.

As the counter circuit CTR counts down and when the counter value become "0," the level of the output signal ctr0 from the AND gate circuit AG1 becomes high which causes the level of the output signal of the inverter circuit N3 to become low and stops the timing signal øcp which is used for advancing the counter circuit CTR. Also, timing signal ødt is created and the read data that had been set in each of the data lines is transferred to data registers DR1 through Dr4. Furthermore, timing

signal øsr is generated in synchrony with the serial output control signal SOE which controls the data output buffer DOB of the serial input/output circuit SIO.

With the timing signal øsr at a high level, the serial input/output terminals SIO1 through SIO4 changes from a high-impedance state Hz to a level commensurate with the read data in the first address specified by Y address signals AY0 through AYi. This commences the output operation of the read data.

With the levels of the mode signal srm and the output signal ctr0 of the AND gate circuit AG1 being high, the timing control circuit TC generates timing signal &c which is used for shifting and is synchronized with the serial clock signal SC. The said timing signal &c is supplied to the serial input/output circuit SIO and the pointer PNT. This causes the logical "1" signal that had been set by the selection operation of the column address decoder SCD for the serial access port in the bits of pointer PNT corresponding to the Y address signals AY0 through AYi to shift in a loop. This causes the read data that had been stored in data registers DR1 through DR4 to be output to serial input/output terminals SIO1 through SIO4 via the serial input/output circuit SIO and the complementary common data lines CDS1 through CDS4 for serial input/output use. The shifting of the pointer PNT with the timing signal &c happens in synchrony with the level of the said timing signal rising from low to high. The pointer PNT ignores the first pulse from the timing signal &c so as to secure an output time width for the first data.

As the serial output operation for the read data progresses as dictated by the timing signal øc and when the last read data is output, the level of the serial output control signal  $\overline{SOE}$  is returned to high which causes the level of the mode signal srm to become low which, in turn, causes the level of the serial output timing signal øsr to be set to low in synchrony with the level of the serial clock signal

SC rising to high. This stops the serial output operation of the dual port memory, and the serial input/output terminals SIO1 through SIO4 are set in a high-impedance state.

As the foregoing description shows, when the dual port memory of the present embodiment is in the read data transfer mode, the number of cycles ctrz of the serial clock signal SC required between the level of the row address strobe signal RAS becoming low and the start of the serial output operation of the read data is specified in synchrony with the level of the row address strobe signal RAS becoming low. The said number of cycles ctrz is set in the counter circuit CTR in the timing control circuit TC as an initial value for starting the count down operation. When the counting down by the counter circuit CTR ends and the counter value become "0," the serial output operation of the read data is begun. This allows the serial output operation of the dual port memory to be performed in accurate synchrony with the serial clock signal SC and the scanning timing of the CTR [sic] and thereby provides stable displayed images even when an external high-resolution CTR [sic] with an extremely high dot rate for the displayed data is used.

As the foregoing description of the present embodiment shows, a semiconductor memory device such as a dual port memory that uses the present invention for image processing provides the following effects, namely:

When a dual port memory is in the read data transfer mode, by specifying - in synchrony with the activation control signal - the number of cycles of the serial clock signal between the activation and the start of the serial output operation on the read data and by counting down using the counter circuit provided in the timing control circuit TC, the serial output operation on the read data can be started with a timing that is synchronized in a stable manner with the serial clock signal.

Because of (1) above, a real time transfer of the read data can be performed in accurate synchrony with the serial clock signal SC and the scanning timing of the CTR [sic] and thereby provides stable displayed images even when an external high-resolution CTR [sic] with an extremely high dot rate for the displayed data is used.

The invention made by the inventor has been described hereinbefore in concrete terms using one embodiment of the invention, but the present invention is not restricted by the said embodiment. Needless to say, various modifications are possible without deviating from the gist of the invention. For example, the timing control circuit TC of Fig. 1 coordinates the timing by performing a count down operation with the counter circuit CRT. However, it is also acceptable to store the number of cycles ctrz of the serial clock signal SC supplied from the outside in a register and to count up the counter circuit CTR and to start the serial output operation when the output of the counter circuit CTR matches the number of cycles ctrz set in the register. It is also acceptable to decode the number of cycles ctrz, set a logical "1" in the corresponding bit of a separately provided shift register, shift the said shift register using the serial clock signal SC, and start the serial output operation when the said logical "1" has reached a prescribed position. With the present embodiment, the number of cycles ctrz is provided in synchrony with the falling level of the row address strobe signal RAS, but it is also acceptable to do this in synchrony with the falling level of the column address strobe signal CAS. Furthermore, it is acceptable for the dual port memory shown in Fig. 2 to comprise only one memory array or for the input/output circuit RIO for the random access port to be not provided with a logical operation circuit. In this manner, various modifications are possible in the block configuration, the combination of the control signals, etc. that are used.

Even though the description hereinbefore of the present invention was provided as applied to a dual port memory, the present invention is not restricted to use with dual port memories. For example,

the present invention can be used with various multi-port memories with a serial input/output function.

At the least, the present invention can be used with semiconductor memory devices whose serial output operation is controlled by control signals and a clock signal that are provided from an external source.

## Effects of the invention

The effects that are obtained from the representative example of the invention disclosed in this application are as follows. To explain, when a dual port memory is in the read data transfer mode, by specifying the number of cycles of the serial clock signal between activation and the start of the data transfer operation on the read data and by counting down using the counter circuit provided in the timing control circuit TC, the serial output operation on the read data can be started using a timing that is synchronized in a stable manner with the serial clock signal, and since a real time transfer of the read data can be performed in synchrony with the serial clock signal SC and the scanning timing of the CTR [sic], stable displayed images are obtained even when the dot rate of the displayed data is increased.

# 4. Brief description of the figures

Fig. 1 is a circuit diagram showing a part of one embodiment of a timing control circuit of a dual port memory that uses the present invention.

Fig. 2 is a block diagram showing one embodiment of a dual port memory that includes the timing control circuit shown in Fig. 1.

Fig. 3 is a timing chart of one embodiment of the read data transfer mode in a dual port memory shown in Fig. 2.

Fig. 4 is a timing chart for the read data transfer mode in a dual port memory which was developed by the inventor of the present application in concert with other individuals before the present invention.

TC:

Timing control

CTR:

Counter circuit

AG1 through AG2:

AND gate circuits

NAG1:

NAND gate circuit

N1 through N4:

Inverter circuits

M-ARY1:

Метогу аттау

SA1:

Sense amplifier

CSW1:

Column switch

RCD:

Column address decoder for the random access port

SCD:

Column address decoder for the serial access port

RADB:

Row address buffer

AMX:

Address multiplexer

CADB:

Column address buffer

REFC:

Refresh address counter

DR1:

Data register

DSL1:

Data selector

PNT:

Pointer

RIO:

Input/output circuit for the random access port

FC:

Function control circuit

SIO:

Input/output circuit for the serial access port

Agent: Patent agent Masao Ogawa [Seal: Illegible]

- Fig. 1
- Fig. 2
- Fig. 3
- Fig. 4

 $\frac{CAS}{CAS}$ 

 $\frac{WE}{WE}$ 

 $\frac{SOE}{SOE}$ 

 $\frac{OE}{OE}$ 

 $\frac{DT / OE}{DT / OE}$ 

 $\frac{RAS}{RAS}$ 

RAS

RAS

CD1

 $\overline{CD1}$ 

 $\frac{C1}{C1}$ 

C8 <u>C</u>8

PA 3108111 vl

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES\_ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.